Qu'est-ce que le Raspberry Pi Pico 2

Raspberry Pi Pico VS Raspberry Pi Pico 2
Caractéristiques | Raspberry Pi Pico 2 | Raspberry Pi Pico |
SoC | RP2350, Dual Core Arm Cortex M33 ou Dual Core RISC-V Hazard3 fonctionnant jusqu'à 150 MHz | RP2040, Dual Core Arm Cortex M0+ fonctionnant jusqu'à 133 MHz |
SRAM | 520 Ko | 264 Ko |
Stockage Flash | 4 Mo de QSPI | 2 Mo de QSPI |
Sécurité | Arm TrustZone, 8 Ko OTP, Démarrage Sécurisé | Aucun |
Wi-Fi / Bluetooth | Aucun | Aucun (Pico W a cela) |
Prise en charge linguistique | MicroPython, CircuitPython, C, C++ | MicroPython, CircuitPython, C, C++ |
Interface USB | Périphérique et hôte USB 1.1 | Périphérique et hôte USB 1.1 |
Niveau logique GPIO | 3,3 V | 3,3 V |
GPIO | 26 x E/S numériques | 26 x E/S numériques |
Ligne 9 - Cellule 0 | 4 x ADC 12 bits (broches analogiques) | 3 x ADC 12 bits (broches analogiques) |
Ligne 10 - Cellule 0 | 2 x UART, 2 x I2C, 2 x SPI, 24 x PWM | 2 x UART, 2 x I2C, 2 x SPI, 16 x PWM |
E/S programmables | 12 machines d'état PIO | 8 machines d'état PIO |
LED embarquée | GPIO 25 | GPIO 25 |
Pouvoir | 1,8 à 5,5V via Micro USB ou VSYS | 1,8 à 5,5V via Micro USB ou VSYS |
Mode veille du microcontrôleur | <10uA | 100 µA |
Dimensions | 21 x 51mm | 21 x 51mm |
Prix | $5 | $4 |
Pourquoi s'appelle-t-il RP2350
Nombre de cœurs de processeur
Lâchement quel type de processeur (M33)
floor(log2(RAM / 16Ko))
floor(log2(nonvolatile / 128KB)) ou 0 s'il n'y a pas de stockage non volatile intégré
spécification

Principales caractéristiques:
-
Deux processeurs Cortex-M33 ou Hazard3 fonctionnant jusqu'à 150 MHz
-
520Ko multi-banque haute performance SRAM
-
Prise en charge jusqu'à 16Mo de mémoire Flash hors puce via un bus QSPI dédié
-
DMA manette
-
Entièrement connecté AHB barre transversale
-
LDO programmable sur puce pour la génération de tension de base
-
2 PLL sur puce pour les horloges USB et principales
-
30 GPIO broches, dont 4 utilisables comme entrées analogiques
Périphériques :
-
2 UART
-
2 contrôleurs SPI
-
2 contrôleurs I2C
-
24 canaux PWM
-
Contrôleur USB 1.1 et PHY, prenant en charge les modes hôte et périphérique
-
3 blocs d'E/S programmables (PIO), totalisant 12 machines à états
Sécurité:
-
Prise en charge du démarrage signé
-
8 Ko de mémoire antifusible programmable une fois (OTP) sur puce
-
accélération SHA-256
-
Un véritable générateur matériel de nombres aléatoires (TRNG)
Commutation d'architecture :
Téléchargement et outils